英特尔公布了新一代18A-P制造工艺的更多细节。据英特尔介绍，18A-P已经进入初期生产阶段，这意味着该工艺已经走到客户验证和早期生产的重要节点。
18A-P为英特尔18A工艺的增强版。基于RibbonFET全环绕栅晶体管和PowerVia背面供电技术，同时加入了更多面向性能、功耗、散热和设计灵活性的优化。
相比18A，18A-P在相同功耗下可带来约9%的性能提升；或者在相同性能下，可降低约18%的功耗。
18A-P与18A完全兼容设计规则。这意味着客户可以复用已有IP和设计流程，不需要推倒重来，对晶圆代工客户来说，这一点非常关键。
图源：wccftech
此次18A-P最受关注的新功能为Power Boost。
Power Boost是18A-P新增的双触点、低电阻晶体管选项。可以在匹配电容的情况下提高驱动电流和频率，让晶体管在相同面积内跑得更快。
英特尔称，这是业界首次基于新型双触点架构实现的方案。该架构结合PowerVia背面供电技术，同时为NMOS和PMOS晶体管供电，从而降低寄生电阻，提高电流传输效率。
除了Power Boost，18A-P还带来了多项工艺层面的改进。
英特尔表示，通过材料和设计创新，18A-P整体热阻改善20%至40%；通过几何结构和材料优化，通孔电阻改善10%至30%；同时还通过应变工程提升PMOS迁移率，让电流更高效地流过晶体管。
图源：英特尔
此外，18A-P还提供新的低功耗和高性能晶体管选项，并加入第五组逻辑阈值电压选项，让芯片设计人员可以在速度和功耗之间做更细的平衡。
在标准单元方面，18A-P与18A类似，提供180nm和160nm两种单元高度，接触栅极间距为50nm。这意味着它既可以面向高性能设计，也可以面向更注重面积和功耗的芯片设计。
另一个重点，是背面供电。
背面供电就是把主要电源布线从芯片正面转移到晶圆背面。这样一来，芯片正面可以留给信号布线，减少拥塞，同时缩短导线长度、减少压降，提高供电稳定性。
图源：英特尔
英特尔表示，背面供电和全环绕栅晶体管的结合，可以带来11%的布线面积缩减，并将动态电压跌落降低10倍。在特定设计中，还可带来最高约6%的频率提升，或超过15%的动态功耗降低。
除了18A-P，英特尔还在VLSI研讨会上展示了几项面向未来的技术研究。第一项是GaN与硅逻辑集成。
英特尔团队展示了在300mm晶圆上，将氮化镓功率器件与硅逻辑单片集成的成果，并实现了约1000门级数字控制电路。
这意味着未来高效电源管理和逻辑控制，有机会被更紧密地集成到同一芯片或同一工艺平台中，从而降低系统复杂度。
图源：英特尔
第二项是CFET，也就是互补场效应晶体管。
CFET可以把NMOS和PMOS晶体管垂直堆叠起来，相当于把原本平铺在芯片表面的晶体管变成立体结构。英特尔展示了45nm栅极间距的单片CFET反相器，为后续继续缩小逻辑单元面积提供了一条路径。
第三项是钌互连技术。随着芯片互连越来越细，传统铜互连在电阻、电容和可靠性上的压力越来越大。英特尔展示了减法钌互连和空气隙集成技术，电容最多可降低约35%，并带来可测量的频率收益。
整体来看，18A-P的看点在于，英特尔把RibbonFET、PowerVia、Power Boost、热阻优化、通孔电阻优化和设计规则兼容性打包成一个更适合外部客户使用的先进制程平台。
