您好,请登录 免费注册
手机立创
  • 微信小程序

    找料更方便

  • 立创APP

    体验更友好

  • 立创公众号

    售前咨询,优惠活动

消息(0)
我的订单
联系客服
  • 4000800709

    点击QQ咨询

  • 0755-83865666

    0755-83865666

    拨打电话咨询

帮助中心
供应商合作
嘉立创产业服务群

温馨提示

您上传的BOM清单格式不准确,当前支持上传xls、xlsx、csv、JPG、PNG、JPEG格式,请检查后重新上传

BOM正在分析中...
首页 > 热门关键词 > CPLD
综合排序 价格 销量
-
符合条件商品:共14035
图片
关键参数
描述
价格(含税)
库存
操作
是一款具有最佳逻辑、最小封装尺寸、低I/O数量的超低功耗FPGA和传感器管理器,具备即时启动功能,适用于超低功耗移动应用。集成了与几乎所有移动传感器和应用处理器接口的模块,拥有两个片上振荡器(10kHz和48MHz)。硬化的RGB PWM IP提供三个24mA恒流RGB LED输出,可直接驱动服务LED。400mA恒流IR驱动输出可直接连接外部LED用于IrDA功能等,100mA条形码仿真驱动输出可用于条形码扫描等,400mA和100mA驱动器还可组合成500mA IR驱动器
数据手册
  • 1+

    ¥21.18
  • 10+

    ¥20.65
  • 30+

    ¥20.29
  • 有货
    • 1+

      ¥22.91
    • 10+

      ¥22.36
    • 30+

      ¥22
  • 有货
  • 是高性能CMOS(电可擦除)可编程逻辑器件(PLD),采用经过验证的电可擦除闪存技术。提供低至5ns的速度和低至10μA(典型值)的功耗。所有速度范围均在军事和工业温度范围的5V±10%范围内以及商业温度范围的5V±5%范围内指定。有几种低功耗选项,可针对各种类型的功率受限应用选择最佳解决方案,能显著降低系统总功率并提高系统可靠性。
    • 1+

      ¥26.34
    • 10+

      ¥25.87
    • 30+

      ¥25.55
  • 有货
  • 是高性能EECMOS可编程逻辑器件(PLD),采用电可擦除(EE)闪存技术。提供低至5ns的速度选项和100μA引脚控制掉电模式。所有速度范围在工业温度范围的5V±10%和商业范围5V器件的5V±5%内指定。
    • 1+

      ¥28.84
    • 10+

      ¥28.15
    • 30+

      ¥27.69
  • 有货
    • 1+

      ¥32.84
    • 10+

      ¥28.11
    • 30+

      ¥25.3
  • 有货
  • 是一种高性能、高密度的复杂可编程逻辑器件 (CPLD),采用了经过验证的电可擦除存储技术。拥有64个逻辑宏单元和多达68个输入,可轻松集成来自多个TTL、SSI、MSI、LSI和传统PLD的逻辑。增强的路由开关矩阵增加了可用门数和成功进行引脚锁定设计修改的几率。 拥有多达68个双向I/O引脚和4个专用输入引脚,具体取决于所选的器件封装类型。每个专用引脚还可作为全局控制信号、寄存器时钟、寄存器复位或输出使能。这些控制信号可在每个宏单元内单独选择使用
    数据手册
    • 1+

      ¥41.03
    • 10+

      ¥40.13
    • 30+

      ¥39.52
  • 有货
  • 是高性能CMOS(电可擦除)复杂可编程逻辑器件(CPLD),采用可靠的电可擦除技术。比大多数其他24引脚可编程逻辑器件强大两倍。增加的乘积项、和项、触发器和输出逻辑配置转化为更多可用门。高速逻辑和均匀可预测的延迟保证了快速的系统内性能
    数据手册
    • 1+

      ¥43.86
    • 10+

      ¥37.39
    • 30+

      ¥33.45
  • 有货
  • MachXO 系列描述MachXO 系列针对传统上由CPLD和低容量FPGA处理的应用需求进行了优化,如胶合逻辑、总线桥接、总线接口、上电控制和控制逻辑。这些器件在单芯片上结合了CPLD和FPGA的最佳特性,使用查找表(LUT)和嵌入式块存储器提供灵活高效的逻辑实现。通过非易失性技术,这些器件提供了单芯片、高安全性、即时启动的能力。先进的工艺技术和精心设计确保了高引脚到引脚的性能。主要特性包括: 非易失性,无限可重配置 :微秒级上电启动,无需外部配置存储器,卓越的设计安全性,毫秒级基于SRAM的逻辑重配置,并支持非易失性存储器的后台编程。 睡眠模式 :允许静态电流减少100倍。 TransFR 重配置 (TFR) :系统运行时进行现场逻辑更新。 高I/O与逻辑密度 :范围从256到2280个LUT4s,73到271个I/O,以及广泛的封装选项。支持密度迁移,且封装符合无铅/RoHS标准。 嵌入式块RAM :高达27.6 Kbits sysMEM 嵌入式块RAM和高达7.7 Kbits分布式RAM,配备专用FIFO控制逻辑。 灵活的I/O缓冲区 :可编程sysIO 缓冲区支持多种接口,包括LVCMOS 3.3/2.5/1.8/1.5/1.2, LVTTL, PCI, LVDS, Bus-LVDS, LVPECL, 和 RSDS。 sysCLOCK PLLs :每个器件最多两个模拟PLL,支持时钟乘法、除法和相移。 IEEE 标准1149.1 边界扫描 和 IEEE 1532兼容的系统内编程 。 板载振荡器 及支持3.3V, 2.5V, 1.8V 或 1.2V 电源操作。MachXO 架构包括一个被可编程I/O (PIO) 包围的逻辑块阵列,某些器件还具有sysCLOCK PLLs和sysMEM 嵌入式块RAM (EBRs)。逻辑块以二维网格排列,EBR块位于逻辑阵列左侧的一列中。PIO单元位于器件边缘,分为多个Bank,并利用称为sysIO接口的灵活I/O缓冲区支持各种接口标准。MachXO 器件的核心由PFU和PFF块组成,这些块可以编程执行逻辑、算术、分布式RAM和分布式ROM功能。每个PFU块包含四个相互连接的Slice,每个Slice有53个输入和25个输出。Slice可以在四种模式下工作:逻辑、波纹、RAM和ROM,从而构建各种逻辑和存储功能。MachXO 器件中的路由资源包括切换电路、缓冲器和金属互连段,PFU之间的连接使用X1, X2, 和 X6 路由资源。所有PFU可用的全局信号包括主次时钟,这些时钟由16:1多路复用器生成。MachXO1200和MachXO2280器件提供PLL支持,能够使用输入、反馈、后标量和次级时钟分频器合成时钟频率。这些器件中的sysMEM EBR可以实现单端口、双端口、伪双端口或FIFO存储器,具有多种深度和宽度。EBR存储器支持三种写行为:正常、写通和读前写。MachXO 器件中的PIO单元被组装成组,在较大的器件中具有增强的I/O能力,包括差分接收器和LVDS发送/接收对。sysIO缓冲区允许用户实现多种标准,包括LVCMOS, TTL, BLVDS, LVDS, 和 LVPECL。
    数据手册
    • 1+

      ¥44.86
    • 10+

      ¥43.81
    • 30+

      ¥43.11
  • 有货
    • 1+

      ¥49.93
    • 10+

      ¥42.94
    • 30+

      ¥38.68
  • 有货
  • LatticeECP3(经济型增强第三代)系列FPGA器件针对高性能特性进行了优化,如增强的DSP架构、高速SERDES和高速源同步接口,在经济型FPGA结构中实现了这些特性。这种组合通过设备架构的进步和65纳米技术的应用得以实现,使该系列器件适用于大批量、高速度、低成本的应用。LatticeECP3系列扩展了查找表(LUT)容量至149K逻辑单元,并支持多达586个用户I/O。LatticeECP3系列还提供最多320个18 X 18乘法器和广泛的并行I/O标准。LatticeECP3 FPGA结构在设计时考虑到了高性能和低成本。LatticeECP3器件利用可重构的SRAM逻辑技术,提供了诸如基于LUT的逻辑、分布式和嵌入式存储器、锁相环(PLL)、延迟锁定环(DLL)、预工程化的源同步I/O支持、增强的sysDSP切片以及高级配置支持等功能,包括加密和双启动功能。LatticeECP3系列中实现的预工程化源同步逻辑支持广泛接口标准,包括DDR3、XGMII和7:1 LVDS。LatticeECP3系列还具有带专用PCS功能的高速SERDES。高抖动容限和低传输抖动使得SERDES加上PCS模块可以配置以支持一系列流行的数据协议,包括PCI EXpress、SMPTE、以太网(XAUI、GbE和SGMII)以及CPRI。发送预加重和接收均衡设置使SERDES适合于通过各种介质进行传输和接收。LatticeECP3器件还提供了灵活、可靠和安全的配置选项,例如双启动功能、位流加密和TransFR现场升级功能。Lattice Diamond 和 ispLEVER 设计软件允许使用LatticeECP3 FPGA系列高效地实现大型复杂设计。为流行的逻辑综合工具提供了对LatticeECP3的支持库。Diamond和ispLEVER工具利用综合工具输出及布局规划工具中的约束条件来在LatticeECP3器件中放置和布线设计。工具从布线中提取时序信息,并将其反馈到设计中进行时序验证。Lattice为LatticeECP3系列提供了许多预先设计好的IP(知识产权)模块。通过将这些可配置的软核IP作为标准化块使用,设计人员可以专注于其设计的独特方面,从而提高生产效率。
    • 1+

      ¥52.2
    • 10+

      ¥50.97
    • 30+

      ¥50.14
  • 有货
  • Lattice的高性能ispMACH 4000系列提供了一种SuperFAST CPLD解决方案。该系列融合了Lattice最受欢迎的两种架构:ispL和ispMACH 4A。保留了这两种架构的最佳特性,ispMACH 4000架构专注于重大创新,以结合最高性能与低功耗于一个灵活的CPLD系列中。ispMACH 4000结合了高速度和低功耗,并具有设计所需灵活性。凭借其强大的全局路由池和输出路由池,该系列提供了出色的首次适配性、时序可预测性、布线、引脚保持以及密度迁移能力。ispMACH 4000系列提供了从32到512个宏单元的不同密度选择。在薄型四方扁平封装(TQFP)、芯片级BGA(csBGA)和细间距薄BGA(ftBGA)封装中,有多种密度-输入/输出组合,引脚/球数范围从44到256。表1显示了宏单元、封装和I/O选项以及其他关键参数。ispMACH 4000系列增强了系统集成能力。它支持3.3V(4000V)、2.5V(4000B)和1.8V(4000C/Z)供电电压及3.3V、2.5V和1.8V接口电压。此外,当I/O库配置为3.3V操作时,输入可以安全地驱动至5.5V,使得该系列具备5V耐受性。ispMACH 4000还提供了增强的I/O功能,如斜率控制、PCI兼容性、总线保持锁存器、上拉电阻、下拉电阻、开漏输出和热插拔功能。ispMACH 4000系列成员可通过IEEE标准1532接口进行3.3V/2.5V/1.8V的在线编程。IEEE标准1149.1边界扫描测试能力也允许产品在自动化测试设备上进行测试。1532接口信号TCK、TMS、TDI和TDO参考VCC(逻辑核心)。
    • 1+

      ¥57.21
    • 10+

      ¥48.91
    • 30+

      ¥43.85
  • 有货
    • 1+

      ¥71.1
    • 10+

      ¥67.7
    • 30+

      ¥61.81
  • 有货
  • MachXO 系列描述MachXO 系列针对传统上由CPLD和低容量FPGA处理的应用需求进行了优化,如胶合逻辑、总线桥接、总线接口、上电控制和控制逻辑。这些器件在单芯片上结合了CPLD和FPGA的最佳特性,使用查找表(LUT)和嵌入式块存储器提供灵活高效的逻辑实现。通过非易失性技术,这些器件提供了单芯片、高安全性、即时启动的能力。先进的工艺技术和精心设计确保了高引脚到引脚的性能。主要特性包括: 非易失性,无限可重配置 :微秒级上电启动,无需外部配置存储器,卓越的设计安全性,毫秒级基于SRAM的逻辑重配置,并支持非易失性存储器的后台编程。 睡眠模式 :允许静态电流减少100倍。 TransFR 重配置 (TFR) :系统运行时进行现场逻辑更新。 高I/O与逻辑密度 :范围从256到2280个LUT4s,73到271个I/O,以及广泛的封装选项。支持密度迁移,且封装符合无铅/RoHS标准。 嵌入式块RAM :高达27.6 Kbits sysMEM 嵌入式块RAM和高达7.7 Kbits分布式RAM,配备专用FIFO控制逻辑。 灵活的I/O缓冲区 :可编程sysIO 缓冲区支持多种接口,包括LVCMOS 3.3/2.5/1.8/1.5/1.2, LVTTL, PCI, LVDS, Bus-LVDS, LVPECL, 和 RSDS。 sysCLOCK PLLs :每个器件最多两个模拟PLL,支持时钟乘法、除法和相移。 IEEE 标准1149.1 边界扫描 和 IEEE 1532兼容的系统内编程 。 板载振荡器 及支持3.3V, 2.5V, 1.8V 或 1.2V 电源操作。MachXO 架构包括一个被可编程I/O (PIO) 包围的逻辑块阵列,某些器件还具有sysCLOCK PLLs和sysMEM 嵌入式块RAM (EBRs)。逻辑块以二维网格排列,EBR块位于逻辑阵列左侧的一列中。PIO单元位于器件边缘,分为多个Bank,并利用称为sysIO接口的灵活I/O缓冲区支持各种接口标准。MachXO 器件的核心由PFU和PFF块组成,这些块可以编程执行逻辑、算术、分布式RAM和分布式ROM功能。每个PFU块包含四个相互连接的Slice,每个Slice有53个输入和25个输出。Slice可以在四种模式下工作:逻辑、波纹、RAM和ROM,从而构建各种逻辑和存储功能。MachXO 器件中的路由资源包括切换电路、缓冲器和金属互连段,PFU之间的连接使用X1, X2, 和 X6 路由资源。所有PFU可用的全局信号包括主次时钟,这些时钟由16:1多路复用器生成。MachXO1200和MachXO2280器件提供PLL支持,能够使用输入、反馈、后标量和次级时钟分频器合成时钟频率。这些器件中的sysMEM EBR可以实现单端口、双端口、伪双端口或FIFO存储器,具有多种深度和宽度。EBR存储器支持三种写行为:正常、写通和读前写。MachXO 器件中的PIO单元被组装成组,在较大的器件中具有增强的I/O能力,包括差分接收器和LVDS发送/接收对。sysIO缓冲区允许用户实现多种标准,包括LVCMOS, TTL, BLVDS, LVDS, 和 LVPECL。
    数据手册
    • 1+

      ¥84.92
    • 10+

      ¥80.7
    • 30+

      ¥73.37
  • 有货
  • 超低功耗、即时启动、非易失性PLD,有六种密度从256到6864个查找表(LUT)的器件。除了基于LUT的低成本可编程逻辑外,这些器件还具有嵌入式块RAM(EBR)、分布式RAM、用户闪存(UFM)、锁相环(PLL)、预设计源同步I/O支持、包括双启动功能的高级配置支持,以及常用功能的硬化版本,如SPI控制器、I²C控制器和定时器/计数器。这些特性使这些器件可用于低成本、高产量的消费和系统应用。这些器件采用65纳米非易失性低功耗工艺设计。器件架构具有可编程低摆幅差分I/O和动态关闭I/O组、片上PLL和振荡器等特性,有助于管理静态和动态功耗,使该系列所有成员的静态功耗较低。MachXO2器件有两种版本——超低功耗(ZE)和高性能(HC和HE)器件
    • 1+

      ¥91.73
    • 10+

      ¥87.34
    • 30+

      ¥79.74
  • 有货
    • 1+

      ¥96.59
    • 10+

      ¥91.97
    • 30+

      ¥83.97
  • 有货
  • FPGA针对低成本和低静态功耗进行了优化,非常适合高产量和对成本敏感的应用。提供高密度的可编程门、板载资源和通用I/O,满足I/O扩展和芯片到芯片接口的要求。其架构适用于许多市场领域的智能和连接终端应用。
    数据手册
    • 1+

      ¥102.37
    • 10+

      ¥97.48
    • 30+

      ¥89
  • 有货
    • 1+

      ¥104.43
    • 10+

      ¥101.03
    • 30+

      ¥95.14
  • 有货
  • XP2器件将基于查找表(LUT)的FPGA结构与非易失性Flash单元相结合,形成一种称为flexiFLASH的架构。flexiFLASH方法提供的优势包括即时启动、无限可重新配置性、带有FlashBAK嵌入式块存储器的片上存储和串行TAG存储器以及设计安全性。这些器件还支持带有TransFR的Live Update技术、128位AES加密和双启动技术。 XP2 FPGA结构从一开始就针对这项新技术进行了优化,兼顾高性能和低成本。 XP2器件包括基于LUT的逻辑、分布式和嵌入式存储器、锁相环(PLL)、预先设计的源同步I/O支持以及增强的sysDSP块。 Diamond 设计软件允许使用 XP2系列FPGA器件高效地实现大型和复杂的设计。 XP2提供适用于常用逻辑综合工具的综合库支持。Diamond软件使用综合工具的输出以及其布局规划工具的约束来在 XP2器件中放置和布线设计。Diamond工具从布线中提取时序,并将其回注到设计中进行时序验证。 为 XP2系列提供许多预先设计的知识产权(IP) CORE模块。通过使用这些IP作为标准化块,设计人员可以专注于设计的独特方面,从而提高他们的生产力。
    • 1+

      ¥122.68
    • 30+

      ¥116.52
  • 有货
  • 7系列FPGA包括四个FPGA系列,可满足从低成本、小尺寸、对成本敏感的大批量应用到超高端连接带宽、逻辑容量和信号处理能力的最苛刻高性能应用的系统要求。这些系列包括Spartan-7、Artix-7、Kintex-7和Virtex-7。Spartan-7针对低成本、低功耗和高I/O性能进行了优化;Artix-7针对需要串行收发器和高DSP及逻辑吞吐量的低功耗应用进行了优化;Kintex-7针对最佳性价比进行了优化;Virtex-7针对最高系统性能和容量进行了优化。7系列FPGA基于先进的高性能、低功耗(HPL)、28nm、高k金属栅极(HKMG)工艺技术构建,在提供2.9Tb/s的I/O带宽、200万个逻辑单元容量和5.3TMAC/s DSP的同时,比上一代设备功耗降低50%,可作为ASSP和ASIC的完全可编程替代方案
    数据手册
    • 单价:

      ¥123.4 / 个
  • 有货
    • 1+

      ¥129.21
    • 30+

      ¥122.29
  • 有货
  • 7系列FPGA包括四个FPGA系列,可满足从低成本、小尺寸、对成本敏感的大批量应用到超高端连接带宽、逻辑容量和信号处理能力的最苛刻高性能应用的系统要求。这些系列包括Spartan-7、Artix-7、Kintex-7和Virtex-7。Spartan-7针对低成本、低功耗和高I/O性能进行了优化;Artix-7针对需要串行收发器和高DSP及逻辑吞吐量的低功耗应用进行了优化;Kintex-7针对最佳性价比进行了优化;Virtex-7针对最高系统性能和容量进行了优化。7系列FPGA基于先进的高性能、低功耗(HPL)、28nm、高k金属栅极(HKMG)工艺技术构建,在提供2.9Tb/s的I/O带宽、200万个逻辑单元容量和5.3TMAC/s DSP的同时,比上一代设备功耗降低50%,可作为ASSP和ASIC的完全可编程替代方案
    • 1+

      ¥137.5
    • 30+

      ¥130.69
  • 有货
  • 超低功耗、即时启动、非易失性PLD,有六种密度从256到6864个查找表(LUT)的器件。除了基于LUT的低成本可编程逻辑外,这些器件还具有嵌入式块RAM(EBR)、分布式RAM、用户闪存(UFM)、锁相环(PLL)、预设计源同步I/O支持、包括双启动功能的高级配置支持,以及常用功能的硬化版本,如SPI控制器、I²C控制器和定时器/计数器。这些特性使这些器件可用于低成本、高产量的消费和系统应用。这些器件采用65纳米非易失性低功耗工艺设计。器件架构具有可编程低摆幅差分I/O和动态关闭I/O组、片上PLL和振荡器等特性,有助于管理静态和动态功耗,使该系列所有成员的静态功耗较低。MachXO2器件有两种版本——超低功耗(ZE)和高性能(HC和HE)器件
    • 单价:

      ¥144.79 / 个
  • 有货
  • 7系列FPGA包括四个FPGA系列,可满足从低成本、小尺寸、对成本敏感的大批量应用到超高端连接带宽、逻辑容量和信号处理能力的最苛刻高性能应用的系统要求。这些系列包括Spartan-7、Artix-7、Kintex-7和Virtex-7。Spartan-7针对低成本、低功耗和高I/O性能进行了优化;Artix-7针对需要串行收发器和高DSP及逻辑吞吐量的低功耗应用进行了优化;Kintex-7针对最佳性价比进行了优化;Virtex-7针对最高系统性能和容量进行了优化。7系列FPGA基于先进的高性能、低功耗(HPL)、28nm、高k金属栅极(HKMG)工艺技术构建,在提供2.9Tb/s的I/O带宽、200万个逻辑单元容量和5.3TMAC/s DSP的同时,比上一代设备功耗降低50%,可作为ASSP和ASIC的完全可编程替代方案
    数据手册
    • 1+

      ¥155.93
    • 30+

      ¥147.8
  • 有货
  • 立创商城为您提供CPLD型号、厂家、价格、库存、PDF数据手册、图片等信息,为您购买CPLD提供详细信息
    您的浏览器版本过低(IE8及IE8以下的浏览器或者其他浏览器的兼容模式),存在严重安全漏洞,请切换浏览器为极速模式或者将IE浏览器升级到更高版本。【查看详情】
    推荐您下载并使用 立创商城APP 或者最新版 谷歌浏览器火狐浏览器360浏览器搜狗浏览器QQ浏览器 的极(高)速模式进行访问。
    © 深圳市立创电子商务有限公司 版权所有
    |

    提示

    您确定要删除此收货地址的吗?

    请填写订单取消原因

    提示

    您确定删除此收货地址吗?

    成功提示

    content

    失败提示

    content

    提示

    content