TPS70345PWP

TPS703xx器件系列旨在为需要双输出稳压器的TI DSP、处理器电源、ASIC、FPGA和数字应用提供完整的电源管理解决方案。该系列器件的排序功能易于编程，因此非常适合任何有电源排序要求的TI DSP应用。其与众不同的特性，如精度、快速瞬态响应、SVS监督电路（上电复位）、手动复位输入和使能功能，提供了完整的系统解决方案。

TPS703xx系列稳压器具有极低的压差电压和双输出，并具有上电顺序控制功能，主要针对DSP应用而设计。这些器件具有低噪声输出性能，无需使用任何额外的滤波旁路电容器，瞬态响应速度快，使用47µF低ESR电容器即可保持稳定。

这些器件具有3.3 V/2.5 V、3.3 V/1.8 V、3.3 V/1.5 V、3.3 V/1.2 V固定电压和可调电压选项。稳压器1最高可支持1 A电流，稳压器2最高可支持2 A电流。独立的电压输入允许设计人员配置源电源。

由于PMOS通路元件表现为低值电阻器，因此压降非常低（稳压器1上通常为160mV），并与输出电流成正比。此外，由于PMOS通路元件是电压驱动器件，因此静态电流非常低，且与输出负载无关（在整个输出电流范围内最大为250µA）。该LDO系列还具有睡眠模式；向EN（使能）施加高电平信号可关闭两个稳压器，在TJ=+25°C时将输入电流降至1µA。

当EN引脚连接到低电平输入电压时，器件处于启用状态。VSENSE1和VSENSE2引脚分别检测两个稳压器的输出电压。

SEQ引脚上的输入信号控制两个稳压器的上电顺序。当器件启用且SEQ端子被拉高或保持开路时，VOUT2首先开启，VOUT1保持关闭，直到VOUT2达到其调节输出电压的83%左右。此时VOUT1接通。如果VOUT2被拉低到其调节电压的83%以下（即处于过载状态），则VOUT1关闭。将SEQ端子拉至低电平会逆转上电顺序，VOUT1首先接通。SEQ引脚连接到一个内部上拉电流源。

每个稳压器都有一个内部放电晶体管，用于在稳压器关闭（禁用）时对输出电容器放电。

PG1引脚报告VOUT1的电压状况。PG1引脚可用于为稳压器1提供的电路实施SVS（POR或上电复位）。

TPS703xx具有RESET（SVS、POR或上电复位）功能。RESET是低电平有效、漏极开路输出，正常工作时需要一个上拉电阻。上拉后，当满足以下三个条件时，RESET会在120毫秒延迟后进入高阻抗状态（即逻辑高电平）。首先，VIN1必须高于欠压条件。第二，手动复位(MR)引脚必须处于高阻抗状态。第三，VOUT2必须高于其调节电压的约95%。要监控VOUT1，可将PG1输出引脚连接到MR1或MR2。RESET可用于驱动上电复位或低电池电量指示器。如果不使用RESET，可将其保持浮动。

内部偏置电压由VIN1供电，需要2.7V电压才能实现全部功能。每个稳压器输入都有一个欠压锁定电路，可防止每个输出打开，直到各自的输入电压达到2.5V。