74HC161D,652

74HC161是一个同步的可预设二进制计数器，有一个内部的查找头进行。同步操作是通过让所有的触发器在时钟（CP）的正向边沿上同时被时钟化而实现的。计数器的输出（Q0至Q3）可以被预设为高电平或低电平。并行使能输入（PE）为低电平时，计数动作失效，并使数据输入（D0至D3）的数据在时钟的正向边缘被加载到计数器。

无论计数使能输入（CEP和CET）的电平如何，预置都会发生。不管输入引脚CP、PE、CET和CEP的电平如何，主复位输入（MR）的低电平将Q0至Q3置为低电平（从而提供了一个异步清除功能）。前瞻性携带简化了计数器的串行级联。CEP和CET都必须为高电平才能计数。CET输入被前馈以启用终端计数输出（TC）。

这样启用的TC输出将产生一个高电平的输出脉冲，持续时间大约等于Q0的高电平输出。这个脉冲可以用来启用下一个级联阶段。级联计数器的最大时钟频率是由CP到TC的传播延迟和CEP到CP的设置时间决定的，具体公式如下。