芯片简介
商品特性：
- 双倍数据速率架构；每个时钟周期进行两次数据传输
- 双向数据选通信号（DQS_t、DQS_c），这些信号与数据一起发送/接收，用于在接收器处捕获数据
- 差分时钟输入（CK_t 和 CK_c）
- 差分数据选通信号（DQS_t 和 DQS_c）
- 命令和地址在 CK 上升沿输入；数据和数据掩码参考 DQS 的两个边沿
- 每个管芯采用 2 通道结构
- 每个通道有 8 个内部存储体
- DMI 引脚：正常读写操作时为 DBI（数据总线反相），DBI 关闭时用于掩码写入的数据掩码（DM）；DBI 开启时用于掩码写入的 DQ 的 1 的计数
- 突发长度：16、32（OTF）
- 突发类型：顺序
- 读写延迟：参考表 13.4 交流时序
- 每次突发访问的自动预充电选项
- 可配置驱动强度
- 刷新和自刷新模式
- 部分阵列自刷新和温度补偿自刷新
- 写均衡
- CA 校准
- 内部 VREF 和 VREF 训练
